

# RISC-V

**A new Hope**


# Hintergrund

---



# Eine CPU bauen ...




# Eine CPU bauen ...




# Eine CPU bauen ...



# Eine CPU bauen ...



# Eine CPU bauen ...



**Instruction Set Architecture (ISA)**  
**oder**  
**Die Programmiersprache der**  
**CPUs**

# Instruction Set Architecture

Abstraktes Modell eines Computers. Definiert:

- Befehle (opcodes)
- Speichermodell
- Addressierungsmodi
- Zustände und Zustandswechsel der abstrakten Maschine
- etc ...

# Wähle deine ISA

# Wähle deine ISA

- x86, x86\_64,  
amd64

# Wähle deine ISA

- x86, x86\_64,  
amd64

- PowerPC

# Wähle deine ISA

- x86, x86\_64,  
amd64
- ARM
- PowerPC

# Wähle deine ISA

- x86, x86\_64,  
amd64
- ARM
- PowerPC
- SPARC

# Wähle deine ISA

- x86, x86\_64,  
amd64
- ARM
- PowerPC
- SPARC
- MIPS

# Wähle deine ISA

- x86, x86\_64,  
amd64
- ARM
- AVR
- Itanium
- PDP-11
- PowerPC
- SPARC
- MIPS
- VAX
- Transputer

# Wähle deine ISA

- x86, x86\_64, amd64
- ARM
- AVR
- Itanium
- PDP-11
- PowerPC
- SPARC
- MIPS
- VAX
- Transputer

Reichlich Auswahl!

# Intel (x86, x86\_64, amd64)

Pro:

Contra:

# Intel (x86, x86\_64, amd64)

Pro:

- Verbreitet, viel Werkzeug, Doku, etc.

Contra:

# Intel (x86, x86\_64, amd64)

## Pro:

- Verbreitet, viel Werkzeug, Doku, etc.

## Contra:

- “Historisch gewachsen”

# Intel (x86, x86\_64, amd64)

## Pro:

- Verbreitet, viel Werkzeug, Doku, etc.

## Contra:

- “Historisch gewachsen”
- Komplex

# Intel (x86, x86\_64, amd64)

## Pro:

- Verbreitet, viel Werkzeug, Doku, etc.

## Contra:

- “Historisch gewachsen”
- Komplex
- Unflexibel

# Intel (x86, x86\_64, amd64)

## Pro:

- Verbreitet, viel Werkzeug, Doku, etc.

## Contra:

- “Historisch gewachsen”
- Komplex
- Unflexibel
- Rechtssituation

**Ich baue jetzt eine x86\_64-CPU.**



**TARGET AQUIRED**

# “Historisch gewachsen”?

- 1978 - Intel 8086 (16bit)

# “Historisch gewachsen”?

- 1978 - Intel 8086 (16bit)
- 1985 - Intel 80386 (32bit, paging)

# “Historisch gewachsen”?

- 1978 - Intel 8086 (16bit)
- 1985 - Intel 80386 (32bit, paging)
- 1986 - Intel Pentium (SMP, APIC)

# “Historisch gewachsen”?

- 1978 - Intel 8086 (16bit)
- 1985 - Intel 80386 (32bit, paging)
- 1986 - Intel Pentium (SMP, APIC)
- 2003 - Athlon 64 (64bit)

# “Historisch gewachsen”?

- 1978 - Intel 8086 (16bit)
- 1985 - Intel 80386 (32bit, paging)
- 1986 - Intel Pentium (SMP, APIC)
- 2003 - Athlon 64 (64bit)
- ...

# Komplex?

- 1000- >3000 Instruktionen<sup>1</sup>
- Handbuch: 5000 Seiten

---

<sup>1</sup><https://stefanheule.com/blog/how-many-x86-64-instructions-are-there-anyway/>

# Komplex?



# Neue ISAs braucht die Welt

---

# Ein neuer Standard muss her!

HOW STANDARDS PROLIFERATE:  
(SEE: A/C CHARGERS, CHARACTER ENCODINGS, INSTANT MESSAGING, ETC.)



<https://xkcd.com/927/>



Krste Asanovic, Yunsup Lee und Andrew Waterman (v.l.  
nach r.)

# RISC-V - Der Plan

Eine Architektur für alle Bereiche:



# RISC-V - Der Plan

Ein Rahmenwerk um ISAs zu konstruieren  
basierend auf einer gemeinsamen Grundlage

# RISC-V - Der Plan

Ein Rahmenwerk um ISAs zu konstruieren  
basierend auf einer gemeinsamen Grundlage

- Wenige exklusive Basismodule, die grundlegende Strukturen definieren

# RISC-V - Der Plan

Ein Rahmenwerk um ISAs zu konstruieren basierend auf einer gemeinsamen Grundlage


- Wenige exklusive Basismodule, die grundlegende Strukturen definieren
- Standardmodule für bekanntermassen häufig gebrauchte Operationen, sind optional

# RISC-V - Der Plan

Ein Rahmenwerk um ISAs zu konstruieren basierend auf einer gemeinsamen Grundlage

- Wenige exklusive Basismodule, die grundlegende Strukturen definieren
- Standardmodule für bekanntermassen häufig gebrauchte Operationen, sind optional
- Ausgewiesener Platz für selbstgebaute Erweiterungen

# RISC-V - Struktur



# Base extensions

Definiert:

# Base extensions

Definiert:

- Registerlänge + -anzahl (16/32)

# Base extensions

Definiert:

- Registerlänge + -anzahl (16/32)
- Addition/Subtraktion/Logische Operationen

# Base extensions

Definiert:

- Registerlänge + -anzahl (16/32)
- Addition/Subtraktion/Logische Operationen
- Speicherzugriffe

# Base extensions

Definiert:

- Registerlänge + -anzahl (16/32)
- Addition/Subtraktion/Logische Operationen
- Speicherzugriffe
- Branching

# Base extensions

Definiert:

- Registerlänge + -anzahl (16/32)
- Addition/Subtraktion/Logische Operationen
- Speicherzugriffe
- Branching

≈ 50 Instruktionen

# Standard extension: M

- Multiplikation
- Division
- Modulo

# Standard extension: A

Atomare Speicheroperationen:

- *Load Reserverd/Store conditional*
- *Atomic SWAP/ADD/OR/...*

# Standard extension: C

Komprimierte Instruktionen aus I mit 16bit Länge

- höhere Codedichte
- Instruktionen müssen seltener geladen werden/werden besser gezwischenspeichert

# Standard extensions: F/D/Q

## Floating Point Operationen

- mit 32 neuen Registern
- mit einer Länge von 32bit (F), 64bit (D), 128bit (Q)

# Standard extension: Zicsr

- Bis 4096 **Control and status registers**
- Zugriff auf Zähler und Zeitnehmer
- Kontrolle von Systemfunktionen (Interrupts etc.)

# Privilegien

User Mode
Supervisor Mode
Hypervisor Mode
Machine Mode
Debug Mode

Mögliche  
Kombinationen:

- M
- M,U
- M,S,U

H noch nicht fertig  
spezifiziert.

**Wer macht das?**

---

- Non-Profit
- Verwaltet die Weiterentwicklung
- Bald in der Schweiz (US-Exportgesetze)

# Mitglieder

Google

SAMSUNG

 NVIDIA.

Western Digital.

  
Alibaba Group



**ETH** zürich

Qualcomm

...

# Nicht-Mitglieder



**Wie probiere ich das aus?**

---

- Sifive<sup>2</sup>  
**HiFive Unleashed** - Linux-fähig (1000\$)
- Kendryte K210<sup>3</sup>  
z.B. im **SiPEED MAIX**
- Ein paar (wenige) weiter...

---

<sup>2</sup><https://www.sifive.com/boards>

<sup>3</sup><https://kendryte.com/>

Diverse freie Softcores<sup>4</sup>

---

<sup>4</sup><https://riscv.org/risc-v-cores/>

- QEMU
- Linux
- GCC/clang/LLVM
- GDB
- FreeRTOS
- ...

---

<sup>5</sup><https://riscv.org/software-status/>

Fragen?  
Fragen!



## ARTICLE

<https://doi.org/10.1038/s41586-019-1493-8>

# Modern microprocessor built from complementary carbon nanotube transistors

Gage Hills<sup>1,3</sup>, Christian Lau<sup>1,3</sup>, Andrew Wright<sup>1</sup>, Samuel Fuller<sup>2</sup>, Mindy D. Bishop<sup>1</sup>, Tathagata Srimani<sup>1</sup>, Pritpal Kanhaiya<sup>1</sup>, Rebecca Ho<sup>1</sup>, Aya Amer<sup>1</sup>, Yosi Stein<sup>2</sup>, Denis Murphy<sup>2</sup>, Arvind<sup>1</sup>, Anantha Chandrakasan<sup>1</sup> & Max M. Shulaker<sup>1\*</sup>

Electronics is approaching a major paradigm shift because silicon transistor scaling no longer yields historical energy-efficiency benefits, spurring research towards beyond-silicon nanotechnologies. In particular, carbon nanotube field-effect transistor (CNFET)-based digital circuits promise substantial energy-efficiency benefits, but the inability to perfectly control intrinsic nanoscale defects and variability in carbon nanotubes has precluded the realization of very-large-scale integrated systems. Here we overcome these challenges to demonstrate a beyond-silicon microprocessor built entirely from CNFETs. This 16-bit microprocessor is based on the RISC-V instruction set, runs standard 32-bit instructions on 16-bit data and addresses, comprises more than 14,000 complementary metal-oxide-semiconductor CNFETs and is designed and fabricated using industry-standard design flows and processes. We propose a manufacturing methodology for carbon nanotubes, a set of combined processing and design techniques for overcoming nanoscale imperfections at macroscopic scales across full wafer substrates. This work experimentally validates a promising path towards practical beyond-silicon electronic systems.

With diminishing returns of silicon field-effect transistor (FET) scaling<sup>1</sup>, the need for FETs leveraging nanotechnologies has been steadily increasing. Carbon nanotubes (CNTs, nanoscale cylinders made of a single sheet of carbon atoms with diameters of approximately 10–20 Å) are prominent among a variety of nanotechnologies that are being considered for next-generation energy-efficient electronic systems<sup>2–4</sup>. Owing to the nanoscale dimensions and simultaneously high

CNFET gate, resulting in high leakage current and potentially incorrect logic functionality<sup>17</sup>.

(2) Manufacturing defects. During wafer fabrication, CNTs inherently 'bundle' together, forming thick CNT aggregates<sup>18,19</sup>. These aggregates result in CNFET failure (reducing CNFET circuit yield), as well as prohibitively high particle contamination rates for very-large-scale integration (VLSI) manufacturing.