I/O
Disclaimer: Dieser Thread wurde aus dem alten Forum importiert. Daher werden eventuell nicht alle Formatierungen richtig angezeigt. Der ursprüngliche Thread beginnt im zweiten Post dieses Threads.
2010-09-29 - Aufgabe 4
Hier mal meine Lösungsansätze. Kommentare/Korrekturen erwünscht. Vielen Dank! 
Die CPU überprüft jedes Gerät, ob es bereit ist („READY-Bit“). Diese Schleife / dieser Zustand wird auch „Busy Waiting“ genannt.
Die CPU ist nicht damit beschäftigt auf die Bereitschaft der Geräte zu warten, sondern kann andere Aufgaben abarbeiten. Ist ein Gerät für den Datentransfer bereit sendet es einen Interrupt-Request (IRQ).
DMA ist der direkte Zugriff auf den Speicher ohne CPU-Beteilligung, diese wird also nicht durch Interrupt-Anweisungen unterbrochen und ist nicht während der Übertragung im Leerlauf.
Burst-Modus bedeutet, dass im ersten Takt die Startadresse und danach ausschließlich Daten übermittelt werden. Bei 133 MHz hat eine Sekunde 133 * 10^6 Takte. Pro Takt werden 32 Bits = 4 Byte übertragen. Aufgrund der hohen Zahl von Takten kann der erste Takt zur Übermittlung der Adresse vernachlässigt werden.
Pro Sekunde ergibt das also eine Übertragung von: 4 * 133 * 10^6 Byte = 532 * 10^6 Byte.